激光切割和雕刻以其精度高、視覺效果好等特性，被廣泛運用于廣告業和航模制造業。在大尺寸激光加工系統的開發過程中，加工速度與加工精度是首先要解決的問題。解決速度問題的一般方法是在電機每次運動前、后設置加、減速區，但這會使加工數據總量成倍增加。除此之外，龐大的數據計算量也需要一個專門的高性能處理器來實現。

FPGA(現場可編程門陣列)在并行信號處理方面具有極大的優勢。本系統采用FPGA作為加工數據的執行器件。這種解決方案突出的特點是讓運動控制的處理部分以獨立的、硬件性方式展開，增加系統的性能和可靠性，從而有效地解決了用單純的MCU或DSP系統處理的帶寬限制，以及用戶系統軟件和運動控制軟件混雜性的問題。

當今國內外市場上已經陸續出現類似的FPGA產品，這些產品大多使用FPGA完成從原始數據處理到執行的全部工作。此種結構雖然可以簡化FPGA外部的電路設計，但是由于FPGA做復雜數學計算的能力有限，不能對復雜圖形尤其是不規則圖形做出全面的分析，導致加工速度無法進一步提升。除此之外，這些產品大多采用寫入一條數據、執行一條數據的工作方式，造成了執行相鄰兩條數據間的加工停頓，破壞了加工的流暢性，在加工復雜圖形時還會明顯地影響加工速度。

本系統使用數字信號處理器DSP完成復雜的圖形分析計算，這樣既可以對復雜圖形做出全面的分析又不會喪失系統性能。除此之外，本系統還在FPGA內部采用了雙存儲器交替加工的結構，從根本上消除了相鄰數據間的加工停頓。

1 系統設計

激光加工系統主要是以切割、雕刻等工藝完成對金屬、非金屬的加工。切割是指系統在控制工作頭做矢量運動的同時，配合激光在被加工物體上切割出不同的線條；雕刻是指系統控制激光頭在一定區域內進行往復掃描，以類似打印機的方式在被加工物體上刻出深淺不一的圖案。本系統采用由計算機獲得圖形并傳輸至下位機，由下位機保存圖形并脫機加工的結構。

圖1為系統的結構示意圖。在數據傳輸階段，加工數據由計算機通過以太網或并口，以圖名、圖號為標志傳入DSP（TMS320VC33），DSP將數據按協議解析后存入FLASH（K9F1G08U0A）存儲器。在脫機加工階段，DSP將數據從FLASH存儲器重新讀出并進行處理、計算，并將最終的加工數據輸入FPGA（EP1C6T144C8）內部的加工模塊，控制FPGA輸出加工信號。在系統運轉的整個過程中，DSP還要通過建于FPGA內部的通訊模塊和單片機交換數據，獲取有關人機界面和諸如限位開關、激光器散熱水泵等保護器件的工作狀態。

加工信號預處理電路主要由數模轉換器和光電隔離器組成。它負責將FPGA輸出的加工信號進行處理后驅動步進電機和激光器。

2 DSP的軟件設計

2.1 加減速區的分析及計算

在待機階段，DSP將從計算機取得原始數據。在加工階段，DSP將對這些數據進行分析并合理分配加、減速區域。圖2為加、減速區示意圖。加減速區是用多段幅值較小的速度變化代替一次較大的速度變化。對于大尺寸或高速運動平臺來說，電機的加、減速過程必不可少。由原理可知，兩圖所圍面積大小相等，即工作頭移動距離相等。

在以往的步進電機驅動算法的設計中，大多采用簡單的二次曲線進行速度擬合。此種擬合方式雖然簡單，但在大型運動平臺上并不能夠充分考慮到機械部件間的靜摩擦力和旋轉部件的轉動慣量等因素，其運行效果并不理想。

本系統在加、減速區的計算過程中，通過將速度和加速時間的關系與“S”形曲線進行擬合來得到加速區速度，通過將速度和減速時間的關系與反“S”形曲線進行擬合得到減速區速度。圖3為加、減速區速度-時間擬合曲線，曲線的斜率代表工作頭移動的加速度。從圖3可見，加、減速區所使用的擬合曲線并不相同，減速區曲線更為“陡峭”。這是由于減速過程中受機械系統摩擦力等因素的影響，電機負荷較小，可以承受更快的減速過程。使用“S”形曲線進行擬合的優點主要有：

(1)電機從靜止狀態過渡到行進狀態的過程中，由于各機械部件之間存在靜摩擦力，可使電機較為平緩地啟動，避免了撞擊或丟步現象的發生。
(2)電機進入平穩運行階段時，可以使用較大的加速度進行速度提升。但是，隨著速度的增加，電機的剩余功率將不斷減小，此時應不斷減緩加速進程。
(3)電機從行進狀態過渡到靜止狀態的減速過程中，此種擬合方法可以使電機平穩過渡，避免發生撞擊。

2.2 復雜圖形的分析

在一幅復雜圖形中往往存在很多不連續、不規則的矢量，如果每條矢量的末尾都減速到零，勢必會影響加工速度。所以，在分析此類圖形時要連帶分析當前矢量的前、后圖形情況，計算出各矢量的夾角以確定加工此矢量的初始速度及終止速度。表1為工作頭進行不同角度轉彎時的極限速度。

3 FPGA的內部邏輯設計

從DSP的角度看，FPGA加工模塊類似于一個存儲器，DSP只需將計算結果寫入此存儲器中，以后的工作將全部由FPGA來完成。在FPGA加工模塊中主要采用了不同類別數據并行讀取和雙存儲器組交替工作的技術。

3.1數據并行讀取

傳統的數據存儲器受限于處理器的單任務特性，通常采用單片大容量存儲單元，這種結構使得系統需要耗費多個讀取周期才能得到一組完整的數據。而FPGA的并行工作特性可以突破這種傳統的設計形式，將不同類別數據存放于獨立的存儲單元中。只要在定義數據時將地址對齊就可以在一個讀取周期中獲得全部數據。運用這種方式可以在讀數時間最小化的同時簡化編程，也可以使整體程序的結構更加明了。

3.2 雙存儲器交替工作

市場上已有的同類FPGA產品大多采用寫入1條數據、執行1條數據的工作方式，這將在數據傳輸時產生停頓。本系統雖然采用了存儲器作為加工數據的緩存，但僅僅依靠這種方式仍然不能解決問題，在DSP寫入數據時依然會造成加工停頓。

圖4為雙存儲器組結構示意圖，當系統在執行其中一組存儲器中的數據時，DSP可將計算結果寫入另一組存儲器。由于DSP的運算速度遠遠高于加工速度，所以雙存儲器架構可以保證加工不被間斷。